Unisciti ad AYES e fai la differenza AYES, multinazionale leader nella consulenza ingegneristica e tecnologica, in ottica di continua espansione in Italia e all'estero, è alla ricerca di un FPGA / Digital Design Engineer con competenze in VHDL, SystemVerilog e toolchain Vivado.
Operiamo nei settori più innovativi dell'industria: Aerospazio & Difesa, Automotive, Ferroviario, Energia, Telecomunicazioni e Industrial Automation. Con sedi in Italia, Europa e Stati Uniti, supportiamo i nostri clienti nello sviluppo di soluzioni avanzate, garantendo qualità, affidabilità e performance.
Vuoi lavorare su architetture digitali complesse, sistemi FPGA e logiche RTL? Progettazione e sviluppo logiche digitali su FPGA.
Sviluppo RTL in VHDL e SystemVerilog.
Functional verification — simulazione, testbench e debug.
Redazione documentazione tecnica e report.
Interfaccia con team hardware,



firmware e system engineering.
Laurea in Ingegneria:
Elettronica
VHDL
SystemVerilog
Digital design
lettura schemi elettrici e documentazione tecnica.
Buona conoscenza della lingua inglese.
Inserimento in un contesto tecnologicamente all'avanguardia.
Opportunità di crescita professionale continua.
Ambiente agile e collaborativo.
Progetti innovativi ad alto contenuto ingegneristico.
Il pacchetto retributivo per questo ruolo è compreso tra €24.000 e €33.000 e sarà valutato in funzione dell'esperienza professionale, delle competenze maturate e dei risultati emersi durante il processo di selezione.
La posizione prevede un inserimento con CCNL Terziario, Distribuzione e Servizi.

📌 Graduate Engineer/ Electronics Engineer (Italia)
🏢 AYES - Management & Technology Consulting
📍 Italia