Senior Soc Verification Engineer - Systemverilog/Uvm (Sant'Antonio Abate)

Senior Soc Verification Engineer - Systemverilog/Uvm (Sant'Antonio Abate)

01 ago
|
st
|
Sant'Antonio Abate

01 ago

st

Sant'Antonio Abate

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli. Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage. Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali. Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti #J-*****-Ljbffr

📌 Senior Soc Verification Engineer - Systemverilog/Uvm (Sant'Antonio Abate)
🏢 st
📍 Sant'Antonio Abate

Candidati a questo annuncio

Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: senior soc verification engineer - systemverilog/uvm (sant'antonio abate) / sant'antonio abate

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: senior soc verification engineer - systemverilog/uvm (sant'antonio abate) / sant'antonio abate