SoC Verification Engineer - Hybrid | UVM & SystemVerilog (Romano di Lombardia)

SoC Verification Engineer - Hybrid | UVM & SystemVerilog (Romano di Lombardia)

04 ago
|
Fondazione Chips-IT
|
Romano di Lombardia

04 ago

Fondazione Chips-IT

Romano di Lombardia

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori.

Scopra esattamente quali competenze, esperienze e qualifiche sono necessarie per avere successo in questo ruolo prima di candidarsi.

Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out.

Lavoro possibile a Pavia o Bologna. xysqume

Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza

#J-18808-Ljbffr
Per questa posizione sono disponibili opzioni di lavoro a distanza/a casa.

📌 SoC Verification Engineer - Hybrid | UVM & SystemVerilog (Romano di Lombardia)
🏢 Fondazione Chips-IT
📍 Romano di Lombardia

Candidati a questo annuncio

Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: soc verification engineer - hybrid | uvm & systemverilog (romano di lombardia) / romano di lombardia

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: soc verification engineer - hybrid | uvm & systemverilog (romano di lombardia) / romano di lombardia