Unisciti ad AYES e fai la differenza!AYES, multinazionale leader nella consulenza ingegneristica e tecnologica, in ottica di continua espansione in Italia e all'estero, è alla ricerca di un FPGA / Digital Design Engineer con competenze in VHDL, SystemVerilog e toolchain Vivado.Operiamo nei settori più innovativi dell'industria: Aerospazio & Difesa, Automotive, Ferroviario, Energia, Telecomunicazioni e Industrial Automation. Con sedi in Italia, Europa e Stati Uniti, supportiamo i nostri clienti nello sviluppo di soluzioni avanzate, garantendo qualità, affidabilità e performance.Vuoi lavorare su architetture digitali complesse, sistemi FPGA e logiche RTL? ResponsabilitàProgettazione e sviluppo logiche digitali su FPGA.Sviluppo RTL in VHDL e SystemVerilog.Interfaccia con team hardware,
firmware e system engineering.RequisitiLaurea in Ingegneria:ElettronicaElettricaCompetenze richieste:VHDLSystemVerilogVivadoDigital designlettura schemi elettrici e documentazione tecnica.Buona conoscenza della lingua inglese.Opportunità di crescita professionale continua.Ambiente dinamico e collaborativo.Progetti innovativi ad alto contenuto ingegneristico.Il pacchetto retributivo per questo ruolo è compreso tra €24.000 e €33.000 e sarà valutato in funzione dell'esperienza competente, delle competenze maturate e dei risultati emersi durante il processo di selezione.La posizione prevede un inserimento con CCNL Terziario, Distribuzione e Servizi.
Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.