ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli.
Dopo aver letto questa descrizione, invii il suo CV e le eventuali informazioni aggiuntive richieste facendo clic sul pulsante di candidatura.
Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali.
Viene richiesto un xysqume background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti
#J-18808-Ljbffr
📌 Senior SoC Verification Engineer – SystemVerilog/UVM (Napoli)
🏢 st
📍 Napoli
Candidati a questo annuncio
Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.