21 ago
|
Anonymous
|
Napoli
ST assume una posizione di Senior Digital Verification Engineer – So C a Napoli.
Il candidato lavorerà su testbench System Verilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.
Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali.
Viene richiesto un background in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti
#J-*****-Ljbffr
📌 Senior Soc Verification Engineer – Systemverilog/Uvm (Napoli)
🏢 Anonymous
📍 Napoli