Senior SoC Verification Engineer – SystemVerilog/UVM (Seconda Municipalità)

Senior SoC Verification Engineer – SystemVerilog/UVM (Seconda Municipalità)

29 ago
|
Altro
|
Seconda Municipalità

29 ago

Altro

Seconda Municipalità

ST assume una posizione di Senior Digital Verification Engineer – SoC a Napoli.

Dopo aver letto questa descrizione, invii il suo CV e le eventuali informazioni aggiuntive richieste facendo clic sul pulsante di candidatura.

Il candidato lavorerà su testbench SystemVerilog UVM, sviluppando test in C e script Python per automazione, analisi e coverage.

Collaborerà con team RTL, architettura e firmware per definire strategie di verifica e garantire qualità elevata in ambienti automobilistici/industriali.

Viene richiesto un background xkiyazw in ingegneria elettronica o informatica, 5–8 anni di esperienza, conoscenza di tool EDA e ambienti

📌 Senior SoC Verification Engineer – SystemVerilog/UVM (Seconda Municipalità)
🏢 Altro
📍 Seconda Municipalità

Candidati a questo annuncio

Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: senior soc verification engineer – systemverilog/uvm (seconda municipalità) / seconda municipalità

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: senior soc verification engineer – systemverilog/uvm (seconda municipalità) / seconda municipalità