Soc Verification Engineer Hybrid Uvm & Systemverilog Cascina

Soc Verification Engineer Hybrid Uvm & Systemverilog Cascina

30 ago
|
Fondazione Chips-IT
|
Cascina

30 ago

Fondazione Chips-IT

Cascina

Fondazione Chips-IT è un ente nonprofit che guida la ricerca nei semiconduttori. Cerchiamo un Verification Engineer esperto per sviluppare e validare IP digitali e piattaforme SoC, creando ambienti di verifica con UVM e garantendo correttezza dalla specifica al tape-out.

Lavoro possibile a Pavia o Bologna. Requisiti: laurea magistrale in Ingegneria Elettronica o Informatica e almeno 5 anni di verifica digitale, SystemVerilog e UVM, strumenti di simulazione (QuestaSim, VCS, Verdi) e conoscenza

📌 Soc Verification Engineer Hybrid Uvm & Systemverilog Cascina
🏢 Fondazione Chips-IT
📍 Cascina

Candidati a questo annuncio

Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: soc verification engineer hybrid uvm & systemverilog cascina / cascina