ph3Chi siamo /h3 pMove Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull’affidabilità e sulla sostenibilità dei nostri progetti. /p h3Divisione Move Silicon (Move S.p.A.) /h3 h3Chi siamo /h3 pMove Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull’affidabilità e sulla sostenibilità dei nostri progetti. /p h3La posizione /h3 h3Cerchiamo un/una Senior Analog IC Layout Engineer /h3 pche guidi la realizzazione del blayout transistor-level /b di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape-out complessi. Il profilo ideale ha esperienza consolidata su layout analogico professionale, eccellente attenzione al dettaglio, autonomia nella gestione del sign-off e capacità di mentorship verso profili junior. /p h3Responsabilità principali /h3 ul liOwnership del layout di blocchi analogici deep-submicron e BCD: amplificatori fully-differential, band-gap reference, regolatori di tensione, etc. /li liDefinizione e applicazione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie), guard-ring, shielding e isolamento substrato, con focus su robustezza a PVT e accoppiamenti.



/li liRouting manuale di rete di alimentazione e segnali sensibili con minimizzazione di parassite R/C, couplage capacitivo e criticità di integrità (grounding, return paths, crosstalk). /li liEsecuzione, debug e chiusura di DRC, LVS e PEX (Cadence Assura/PEX, Siemens Calibre) con responsabilità sulla qualità di estrazione e sulla convergenza verso il sign-off. /li liCollaborazione stretta con analog circuit designer per iterazioni di layout-versus-schematic, ottimizzazione area/performance e gestione delle modifiche (ECO) fino a tape-out. /li liContributo al miglioramento delle metodologie di layout e delle checklist interne (regole di stile, review template, best practice di matching/ESD/isolamento). /li liPreparazione e validazione della documentazione di release (check-list, waiver, change-log) nel rispetto delle procedure di qualità interne. /li liPartecipazione e conduzione di design review, con attività di mentorship/formazione continua su metodologia e tool CAD per risorse junior. /li /ul h3Requisiti /h3 h3Must-have /h3 ul liLaurea triennale/magistrale in Ingegneria Elettronica o affini /li li≥ 5 anni di esperienza in layout analogico transistor-level su ASIC/SoC /li liOttima conoscenza di Cadence Virtuoso e concetti PDK /li liPadronanza di design-rule,



DRC/LVS e tecniche di matching dispositivi /li liCapacità di lavorare in autonomia su debug/chiusura PEX e sign-off /li liApproccio rigoroso a precisione, ordine, documentazione e collaborazione di team /li /ul h3Nice ti have /h3 ul liEsperienza su nodi /li liFamiliarità con metodologie DFM avanzate e vincoli di affidabilità /li liScript Skill/TCL/Python per automazione CAD e flussi di verifica /li liConoscenza pratica di ESD e Latch-up prevention /li liEsperienza di mentoring e coordinamento tecnico di risorse junior /li liFamiliarità con review multi-disciplinari e interfaccia con stakeholder esterni /li /ul h3Cosa offriamo /h3 ul liEconomics: tempo indeterminato CCNL Commercio I Livello + buoni pasto elettronici. /li liCrescita: mentorship strutturata con senior layout engineer, corsi EDA, partecipazione a conferenze (DATE, ISPD). /li liSocialità: attività di team-building ed eventi regolari per rafforzare lo spirito di squadra. /li liBenefit: premio annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria. /li /ul h3Sede di lavoro /h3 pPadova (ibrido). /p h3Come candidarsi /h3 h3Invia CV aggiornato a /h3 p indicando nell’oggetto b“Senior Analog IC Layout Engineer – Transistor-Level Design” /b Saranno presi in considerazione solo i profili che soddisfano i requisiti must-have. /p pMove-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali. /p pAccogliamo candidati di ogni genere (ai sensi della Legge 903/77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR). /p /p #J-18808-Ljbffr

📌 Senior Analog IC Layout Engineer – Transistor-Level Design (Padova)
🏢 Move Silicon
📍 Padova