I moderni kernel computazionali, come DSP/ISP e Deep Learning, non richiedono la vasta precisione della virgola mobile IEEE 754. I recenti sforzi dei grandi player industriali
sono confluiti in MX, una rappresentazione numerica in virgola mobile a bassa larghezza, fino a 4-6 bit, riducendo il sovraccarico hardware nelle moderne GPU e negli acceleratori
tensoriali e neurali.

Questa tesi esplorerà i trade-off nell’implementazione dell’aritmetica MX e validerà l’hardware progettato nelle applicazioni DSP/ISP e Vision Artificiale, confrontandola con alternative a virgola fissa e virgola mobile.

Argomento principale:
- Fixed-point and Micro-scaling (MX)
- Digital Signal Processing (DSP) / Image Signal Processing (ISP)

Requisiti di base:
- Ingegneria Informatica, Elettronica, dell’Automazione, delle Telecomunicazioni o corsi affini.
- Conoscenza dei sistemi digitali e digital signal processing (DSP)
- Conoscenza con linguaggi hardware Descrizione (VHDL e/o Verilog)
- Familiarità con la rappresentazione numerica in floating-point

Sede:Napoli

📌 Low-bitwidth Numerical Representations for Hardware-accelerated Digital and Image Signal Processing (Napoli)
🏢 Kineton
📍 Napoli