Fpga Design Engineer – Rtl, Vhdl/verilog Montà

Fpga Design Engineer – Rtl, Vhdl/verilog Montà

15 set
|
AYES - Management & Technology Consulting
|
Montà

15 set

AYES - Management & Technology Consulting

Montà

AYES - Management & Technology Consulting cerca un FPGA Engineer per rafforzare il team italiano.
La risorsa si occuperà di progettare logiche FPGA usando VHDL/Verilog, sviluppare architetture RTL e collaborare con ingegneria hardware e firmware.
La posizione prevede attività di simulazione, verifica funzionale, analisi timing e documentazione tecnica.
Offriamo progetti all'avanguardia in settori industriali come Automotive, Aerospazio e Difesa, con possibilità di crescita in un contesto
J-*-Ljbffr

📌 Fpga Design Engineer – Rtl, Vhdl/verilog Montà
🏢 AYES - Management & Technology Consulting
📍 Montà

Candidati a questo annuncio

Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: fpga design engineer – rtl, vhdl/verilog montà / montà