ppbLuogo di lavoro: /b Milano /p /brh3Senior Analog IC Layout Engineer - Transistor-Level Design /h3 /brh3Divisione Move Silicon (Move S.p.A.) /h3 /brh3Chi siamo /h3 /brpMove Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT.
Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull'affidabilità e sulla sostenibilità dei nostri progetti.
/p /brh3La posizione /h3 /brpbCerchiamo un/una Senior Analog IC Layout Engineer /b che guidi la realizzazione del blayout transistor-level /b di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape-out complessi.
Il profilo ideale ha esperienza consolidata su layout analogico qualificato, eccellente attenzione al dettaglio, autonomia nella gestione del sign-off e capacità di mentorship verso profili junior.
/p /brh3Responsabilità principali /h3 /brulliOwnership del layout di blocchi analogici deep-submicron e BCD: amplificatori fully-differential, band-gap reference, regolatori di tensione, etc.
/liliDefinizione e applicazione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie), guard-ring, shielding e isolamento substrato, con focus su robustezza a PVT e accoppiamenti.
/liliRouting manuale di rete di alimentazione e segnali sensibili con minimizzazione di parassite R/C, couplage capacitivo e criticità di integrità (grounding, return paths,



crosstalk).
/liliEsecuzione, debug e chiusura di DRC, LVS e PEX (Cadence Assura/PEX, Siemens Calibre) con responsabilità sulla qualità di estrazione e sulla convergenza verso il sign-off.
/liliCollaborazione stretta con analog circuit designer per iterazioni di layout-versus-schematic, ottimizzazione area/performance e gestione delle modifiche (ECO) fino a tape-out.
/liliContributo al miglioramento delle metodologie di layout e delle checklist interne (regole di stile, review template, best practice di matching/ESD/isolamento).
/liliPreparazione e validazione della documentazione di release (check-list, waiver, change-log) nel rispetto delle procedure di qualità interne.
/liliPartecipazione e conduzione di design review, con attività di mentorship/aggiornamento continuo su metodologia e tool CAD per risorse junior.
/li /ul /brh3Requisiti /h3 /brh3Must-have /h3 /brulliLaurea triennale/magistrale in Ingegneria Elettronica o affini /lili? 5 anni di esperienza in layout analogico transistor-level su ASIC/SoC /liliOttima conoscenza di Cadence Virtuoso e concetti PDK /liliPadronanza di design-rule,



DRC/LVS e tecniche di matching dispositivi /liliCapacità di lavorare in autonomia su debug/chiusura PEX e sign-off /liliApproccio rigoroso a precisione, ordine, documentazione e collaborazione di team /li /ul /brh3Nice ti have /h3 /brulliEsperienza su nodi /liliFamiliarità con metodologie DFM avanzate e vincoli di affidabilità /liliScript Skill/TCL/Python per automazione CAD e flussi di verifica /liliConoscenza pratica di ESD e Latch-up prevention /liliEsperienza di mentoring e coordinamento tecnico di risorse junior /liliFamiliarità con review multi-disciplinari e interfaccia con stakeholder esterni /li /ul /brh3Cosa offriamo /h3 /brullibEconomics: /b tempo indeterminato CCNL Commercio RAL *****K (in base all'esperienza) + buoni pasto elettronici.
/lilibCrescita: /b mentorship strutturata con senior layout engineer, corsi EDA, partecipazione a conferenze (DATE, ISPD).
/lilibSocialità: /b attività di team-building ed eventi regolari per rafforzare lo spirito di squadra.
/lilibBenefit: /b bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.
/li /ul /brh3Sede di lavoro /h3 /brpMilano (ibrido).
/p /brpMove-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.
/p /brpAccogliamo candidati di ogni genere (ai sensi della Legge ******).
Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) ******** sulla protezione dei dati (GDPR).
/p /p #J-*****-Ljbffr

📌 Senior Analog Ic Layout Engineer - Transistor-Level Design (Milano)
🏢 Move Silicon
📍 Milano