La Fondazione Chips-IT in Emilia‑Romagna cerca un CAD & EDA Flow Engineer per gestire infrastrutture EDA, fornitori e integrazione PDK per progetti SoC fino al tape-out. Può lavorare a Pavia o Bologna, in modalita ibrida.
Si richiede laurea magistrale in Ingegneria Elettronica/Informatic/a, esperienza con Cadence, Synopsys e Siemens, scripting TCL/Python/Bash e HDL (Verilog/SystemVerilog/VHDL). Compenso competitivo da 60.000€ lordi annui, con agevolazioni.
Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.