FPGA Designer: RTL/Verilog, IP Integration (Pavia)

FPGA Designer: RTL/Verilog, IP Integration (Pavia)

01 ott
|
Dedagroup
|
Pavia

01 ott

Dedagroup

Pavia

Dedagroup, con Deda Connect, cerca un ingegnere FPGA per progettare e verificare soluzioni IP complesse a Milano/Roma. Lavorerai sulla codifica RTL, l’integrazione IP e la validazione su scheda.
Il ruolo richiede laurea in ingegneria e competenze in VHDL/Verilog, strumenti FPGA e una base in C/C++. Modello di lavoro agile e possibilità di crescita e certificazione interne sono offerti.
J-18808-Ljbffr

📌 FPGA Designer: RTL/Verilog, IP Integration (Pavia)
🏢 Dedagroup
📍 Pavia

Candidati a questo annuncio

Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: fpga designer: rtl/verilog, ip integration (pavia) / pavia

Iscriviti a questa job alert:

Ricevi via email le nuove offerte di lavoro per: fpga designer: rtl/verilog, ip integration (pavia) / pavia