14 ott
|
ADECCO
|
Sesto Fiorentino
14 ott
ADECCO
Sesto Fiorentino
pAdecco Italia, presso il plant di Sesto Fiorentino, ricerca un Firmware Engineer da inserire nell'Area Tecnica di Ingegneria Elettronica. Si occuperà dello sviluppo FPGA per IAP, gestione software di interfaccia e supporto tecnico avanzato. Richiesta laurea in elettronica/informatica, conoscenza VHDL/Verilog, STM32, CAD (Altium/KiCad), Python, Git. /ppDisponibilità a trasferte nazionali. Inquadramento CCNL Metalmeccanica Industria con RAL di 35.000 e possibilità di crescita; orario 40 ore /p #J-18808-Ljbffr
📌 Embedded & FPGA Firmware Engineer (Sesto Fiorentino)
🏢 ADECCO
📍 Sesto Fiorentino