Senior Analog IC Layout Engineer – Transistor-Level Design Divisione Move Silicon (Move S.p.A.) Chi siamo Move Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull'affidabilità e sulla sostenibilità dei nostri progetti.

La posizione Cerchiamo un/una Senior Analog IC Layout Engineer che guidi la realizzazione del layout transistor-level di circuiti analogici e mixed-signal ad alte prestazioni, affiancando i progettisti nello sviluppo e nella chiusura di tape-out complessi. Il profilo ideale ha esperienza consolidata su layout analogico professionale, eccellente attenzione al dettaglio, autonomia nella gestione del sign-off e capacità di mentorship verso profili junior.

Responsabilità principali Ownership del layout di blocchi analogici deep-submicron e BCD: amplificatori fully-differential, band-gap reference, regolatori di tensione, etc. Definizione e applicazione di strategie di matching avanzato (common-centroid, interdigitazione, simmetrie), guard-ring, shielding e isolamento substrato, con focus su robustezza a PVT e accoppiamenti. Routing manuale di rete di alimentazione e segnali sensibili con minimizzazione di parassite R/C, couplage capacitivo e criticità di integrità (grounding, return paths, crosstalk).

Collaborazione stretta con analog circuit designer per iterazioni di layout-versus-schematic,



ottimizzazione area/performance e gestione delle modifiche (ECO) fino a tape-out. Contributo al miglioramento delle metodologie di layout e delle checklist interne (regole di stile, review template, best practice di matching/ESD/isolamento). Preparazione e validazione della documentazione di release (check-list, waiver, change-log) nel rispetto delle procedure di qualità interne.

Partecipazione e conduzione di design review, con attività di mentorship/aggiornamento continuo su metodologia e tool CAD per risorse junior.

Requisiti Must-have Laurea triennale/magistrale in Ingegneria Elettronica o affini ≥ 5 anni di esperienza in layout analogico transistor-level su ASIC/SoC Padronanza di design-rule, DRC/LVS e tecniche di matching dispositivi Approccio rigoroso a precisione, ordine, documentazione e collaborazione di team Nice ti have Esperienza su nodi Familiarità con metodologie DFM avanzate e vincoli di affidabilità Script Skill/TCL/Python per automazione CAD e flussi di verifica Esperienza di mentoring e coordinamento tecnico di risorse junior Familiarità con review multi-disciplinari e interfaccia con stakeholder esterni Cosa offriamo Economics: tempo indeterminato CCNL Commercio RAL 44-60K (in base all'esperienza) + buoni pasto elettronici.

Crescita: mentorship strutturata con senior layout engineer, corsi EDA, partecipazione a conferenze (DATE, ISPD).

Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.

Sede di lavoro Padova (ibrido). 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR).

📌 Monitoring Engineer (Venezia)
🏢 Move Silicon
📍 Venezia