Ricerca di un ingegnere per la modellazione e verifica di circuiti analogici e mixed-signal (AMS), con sviluppo di modelli in SystemVerilog RNM e verifica funzionale di IP complessi. Il ruolo richiede laurea in Ingegneria Elettronica e conoscenza di SystemVerilog UVM.
📌 Ams Verification (Leini)
🏢 AGAP2
📍 Leini
Candidati a questo annuncio
Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.