Avaneidi in Lombardia is seeking an FPGA/ASIC Hardware Engineer to design, simulate, and verify digital circuits for high-performance FPGA and ASIC solutions.
È pronto/a a candidarsi? Si assicuri di aver compreso tutte le responsabilità e i compiti associati a questo ruolo prima di procedere.
You will work with software teams to integrate hardware blocks into products. xbvzest
Candidates should have HDL experience, strong timing analysis, and hands-on with Vivado/Quartus.
The role emphasizes fast-paced collaboration and rigorous verification using testbenches and UVM.
📌 FPGA/ASIC Design Engineer — HDL (Romano di Lombardia)
🏢 Avaneidi
📍 Romano di Lombardia
Candidati a questo annuncio
Mostra le tue capacità professionali all'azienda, compila il form e lascia un tocco personale nella lettera di presentazione, aiuterà il recruiter nella scelta del candidato.